Guide SerDes (Sérialiseur/Désérialiseur) : Comment ça fonctionne, conception, applications et tests
2026-07-31 704

Les systèmes numériques à grande vitesse doivent transférer de grandes quantités de données rapidement et de manière fiable. La technologie SerDes rend cela possible en convertissant des données parallèles en un flux sériel à haute vitesse et en les envoyant par moins de connexions. Cela réduit les pistes de PCB, les broches de connecteur et les difficultés de routage tout en prenant en charge une large bande passante. Ce guide explique comment SerDes fonctionne, ses principaux composants, méthodes de signalisation, spécifications, pratiques de conception PCB, applications, tests, dépannage et moyens d'améliorer les performances des liens.

Catalogue

Figure 1. Conversion de données haute vitesse SerDes

Qu'est-ce qu'un SerDes et pourquoi est-il utilisé ?

Un Sérialiseur/Désérialiseur, ou SerDes, est un bloc de circuit qui convertit les données numériques parallèles en données sérielles et les change de nouveau en données parallèles à l'extrémité de réception. Le sérialiseur combine plusieurs bits de données parallèles en un seul flux sériel à haute vitesse. Le désérialiseur reçoit ce flux et restaure les données parallèles d'origine.

La communication parallèle envoie plusieurs bits en même temps à travers plusieurs lignes de signal. La communication série envoie les bits un après l'autre à travers un canal ou un petit nombre de paires de signaux. Les systèmes à grande vitesse utilisent SerDes car les interfaces parallèles nécessitent de nombreuses pistes PCB, broches IC et contacts de connecteur. À mesure que les débits de données augmentent, ces connexions deviennent plus difficiles à router et à contrôler. SerDes réduit le nombre de connexions physiques tout en prenant en charge un transfert de données rapide.

Les principaux avantages de SerDes incluent :

• Interfaces plus petites

• Moins de pistes PCB et de broches de connecteur

• Routage de carte plus simple

• Débits de données plus élevés par moins de connexions

• Distances de communication plus longues

• Expansion du système plus facile

• Coût du système réduit dans des conceptions appropriées

Comment fonctionne la technologie Sérialiseur/Désérialiseur

Figure 2. Diagramme du lien SerDes en duplex intégral

Un lien SerDes transfère des données à travers un canal haute vitesse entre un émetteur et un récepteur. Du côté émetteur, les données sont préparées, chronométrées et envoyées à travers une piste PCB, un câble ou un plan de circuit imprimé. Le récepteur détecte ensuite et conditionne le signal entrant.

La récupération d'horloge et de données identifie le bon temps d'échantillonnage à partir des transitions du signal. Le récepteur aligne les données récupérées et les passe à la logique de l'appareil. Un lien SerDes peut fonctionner dans une direction ou utiliser des chemins de transmission et de réception séparés pour une communication en duplex intégral. Il peut également utiliser plusieurs voies pour augmenter la bande passante totale.

Une horloge de référence fournit un timing stable, tandis que la synchronisation aide le récepteur à reconstruire correctement les données.

Composants de l'émetteur et du récepteur SerDes

Un transcepteur SerDes combine des blocs analogiques, à signal mixte et numériques. Chaque bloc effectue une tâche spécifique dans la préparation, l'envoi, la réception ou la reconstruction de données à haute vitesse.

Figure 3. Diagramme de bloc de l'émetteur et du récepteur SerDes

Composants de l'émetteur

Composant	Fonction Principale
Interface d'entrée parallèle	Reçoit des données parallèles de la logique de l'appareil.
Sérialiseur	Convertit les données parallèles en un flux de bits sérialisé.
PLL de transmission ou circuit d'horloge	Génère l'horloge de transmission à haute vitesse.
Bloc de codage ou de boîte de vitesses	Ajuste la largeur des données ou prépare les données pour la transmission.
Pré-emphase ou FFE	Compense la perte de signal dans le canal.
Driver de sortie	Envoie le signal sérialisé dans le canal de transmission.
Terminaison de sortie	Correspond à l'impédance et aide à réduire les réflexions.

Composants du récepteur

Composant	Fonction Principale
Terminaison d'entrée	Correspond à l'impédance du canal à l'entrée du récepteur.
É étage d'entrée du récepteur	Détecte et amplifie le signal entrant.
CTLE	Compense la perte de signal à haute fréquence.
Amplificateur à gain variable	Ajuste le niveau du signal reçu lorsque nécessaire.
Récupération d'horloge et de données	Récupère l'horloge d'échantillonnage et les données.
DFE	Réduit l'interférence causée par les bits précédents.
Désérialiseur	Convertit les données sérialisées en données parallèles.
Aligneur de mots	Trouve les bonnes frontières de mots de données.
Circuit de désalignement de voie	Aligne les données reçues à travers plusieurs voies.
Tampon élastique	Gère les petites différences de timing entre les domaines d'horloge.

Signalisation, codage et transmission des données SerDes

SerDes transmet des données numériques sous forme de signaux électriques à haute vitesse. Pour maintenir une communication fiable, les données sont représentées, codées et organisées avant d'être envoyées via le canal de transmission.

Signalisation différentielle

La plupart des interfaces SerDes utilisent une signalisation différentielle, où deux signaux complémentaires transportent les mêmes données. Le récepteur détecte la différence de tension entre les deux signaux au lieu de leurs niveaux de tension individuels. Cette méthode améliore l'immunité au bruit, réduit les interférences électromagnétiques (EMI) et prend en charge la transmission de données à haute vitesse.

Signalisation NRZ et PAM4

SerDes utilise couramment deux méthodes de signalisation :

Méthode de signalisation	Description
NRZ (Non-Retour-à-Zéro)	Utilise deux niveaux de tension pour représenter les valeurs binaires 0 et 1. Chaque symbole transporte un bit.
PAM4 (Modulation d'Amplitude d'Épaule 4)	Utilise quatre niveaux de tension, permettant à chaque symbole de transporter deux bits et augmentant le débit de données.

Le taux de symbole est le nombre de symboles transmis par seconde, tandis que le taux de bits est le nombre de bits de données transmis. Avec PAM4, le taux de bits peut être le double du taux de symbole parce que chaque symbole représente deux bits.

Codage et brouillage

Avant la transmission, de nombreux liens SerDes traitent les données pour améliorer la synchronisation et la qualité du signal. Les méthodes courantes incluent le codage 8b/10b et 64b/66b, qui aident à maintenir un équilibre DC et à fournir suffisamment de transitions de signal pour la récupération d'horloge. Certains systèmes utilisent également le brouillage pour randomiser le motif de données et le dé-brouillage au récepteur pour restaurer les données originales.

Encadrement des données, correction des erreurs et distribution des voies

Le flux transmis peut inclure des symboles de contrôle et des informations de formatage afin que le récepteur puisse identifier le début et la fin des blocs de données. Certains liens à haute vitesse utilisent également la correction d'erreurs en avant (FEC) pour détecter et corriger certaines erreurs de transmission.

Lorsque davantage de bande passante est requise, les données peuvent être distribuées sur plusieurs voies en utilisant le regroupement de voies. Le récepteur combine ces voies pour reconstruire le flux de données original.

Taux de ligne brut et taux de charge utile

Le taux de ligne brut est la vitesse totale de transmission du lien série, y compris les données codées et les informations de contrôle. Le taux de charge utile est les données utilisateur réelles livrées après que les frais de transmission ont été retirés. Comme l'encodage, le cadrage et les informations de correction d'erreurs occupent une partie de la bande passante, le taux de charge utile est toujours inférieur au taux de ligne brut.

Spécifications et paramètres clés de SerDes

Spécification/Paramètre	Description
Taux de données et Taux de transfert	Indique à quelle vitesse les bits ou transferts de signaux se déplacent à travers le lien.
Taux de symbole	Mesure le nombre de symboles électriques envoyés par seconde.
Nombre de voies	Se réfère aux chemins série totaux utilisés pour la communication.
Bande passante agrégée et charge utile	Compare la capacité totale du lien avec le taux de données utilisable réel.
Taux d'erreur binaire (BER)	Représente la fréquence des bits reçus incorrectement.
Latence	Mesure le délai entre transmission et réception.
Jitter	Décrit la variation de timing et la capacité du récepteur à y faire face.
Niveaux de signal	Couvre l'oscillation de sortie, la sensibilité du récepteur, la tension en mode commun et les limites de réflexion.
Performance du canal	Définit la perte de signal supportée et la distance de communication.
Consommation d'énergie	Indique l'énergie utilisée par chaque voie active.
Horloge de référence	Spécifie la fréquence d'horloge requise, la précision et la qualité de synchronisation.
Conditions de fonctionnement et compatibilité	Couvre la tension d'alimentation, la plage de températures, les protocoles supportés et les générations de SerDes.

Intégrité du signal SerDes et directives de conception de PCB

Un lien SerDes dépend fortement de la qualité des pistes de PCB, des vias, des connecteurs, des packages et des câbles entre l'émetteur et le récepteur. Un mauvais design de canal peut affaiblir ou déformer le signal et augmenter les erreurs de données.

Problèmes courants d'intégrité du signal

Perte d'insertion - Réduit la force du signal lorsqu'il traverse le canal.

Perte de retour et réflexions - Renvoie une partie du signal vers l'émetteur en raison d'un désaccord d'impédance.

Discontinuités d'impédance - Déforment le signal aux vias, connecteurs, packages ou changements de géométrie de trace.

Diaphonie - Couple l'énergie indésirable des pistes voisines dans la voie SerDes.

Interférence inter-symbole - Fait en sorte qu'un bit transmis affecte les bits qui le suivent.

Atténuation - Affaiblit le signal sur de longues traces, câbles et matériaux à forte perte.

Bruit - Ajoute des changements de tension indésirables qui réduisent la marge d'échantillonnage du récepteur.

Jitter induit par le canal - Décale les transitions de signal de leur timing idéal.

Pratiques de conception de PCB

• Acheminer les voies SerDes comme des paires différentielles à impédance contrôlée en utilisant l'impédance requise par l'interface.

• Garder les deux traces de chaque paire symétriques et maintenir une largeur, un espacement et une distance de plan de référence cohérents.

• Faire correspondre les deux traces dans une paire différentielle selon les exigences de l'interface et de l'appareil. Éviter un réglage de longueur inutile.

• Acheminer sur des plans de référence continus et ne pas traverser les gaps, séparations ou vides des plans.

• Fournir un chemin de retour de courant continu, en particulier près des transitions de couche et des connecteurs.

• Minimiser les vias et les changements de couche car les vias peuvent introduire des pertes, des réflexions et des discontinuités d'impédance.

• Utiliser une rétro-perforation lorsque de longs tronçons de vias inutilisés affecteraient significativement le canal à la vitesse de données cible.

• Choisir des connecteurs et des câbles qui répondent aux exigences d'impédance, de bande passante, de perte d'insertion et de pertes de retour.

• Placer des condensateurs de couplage CA de manière symétrique dans la paire différentielle. Suivre l'emplacement recommandé par le protocole ou le fabricant de l'émetteur-récepteur.

• Placer des condensateurs de découplage appropriés près des broches d'alimentation SerDes, des broches d'alimentation PLL et des circuits d'alimentation de l'horloge de référence.

• Sélectionner une stratification de PCB et un matériau diélectrique qui fournissent une impédance contrôlée, de faibles pertes et des dimensions pratiques de traces.

• Simuler le canal complet avant fabrication, y compris les modèles de package, les traces de PCB, les vias, les connecteurs et les câbles.

Applications et normes SerDes courantes

Centres de données et serveurs : Connecter les processeurs, la mémoire, les dispositifs de stockage, les accélérateurs et les interfaces réseau.

Commutateurs et routeurs réseau : Transférer des données à grande vitesse entre les ports, les puces de commutation et les modules optiques.

Systèmes de stockage : Relier les processeurs avec des disques à état solide, des disques durs et des contrôleurs de stockage.

FPGAs et SoCs : Fournissent des interfaces haut débit configurables pour des dispositifs externes et d'autres puces.

Systèmes de caméra et d'affichage : Transfèrent des vidéos haute résolution entre des capteurs d'image, des processeurs et des écrans.

Communication entre chiplets : Connectent des dies séparés à l'intérieur d'un même paquet.

Liens de panneau arrière et de câble : Transportent des données à haute vitesse entre des cartes ou des équipements séparés.

Normes et interfaces SerDes

Standard ou Interface	Utilisation principale	Rôle de SerDes
PCI Express	Connecte des processeurs, des GPU, des SSD et des dispositifs d'expansion.	Utilise des voies série à duplex intégral haute vitesse pour une bande passante scalable.
Ethernet	Prend en charge la communication réseau.	Transporte des données à travers des liens haute vitesse électriques ou optiques.
USB	Connecte des ordinateurs et des dispositifs périphériques.	Transfère des données à haute vitesse via des connexions série différentielles.
SATA et SAS	Connectent des disques de stockage et des contrôleurs.	Remplacent des bus parallèles larges par moins de liens série.
DisplayPort et HDMI	Transportent de la vidéo et de l'audio numériques.	Envoient des données multimédias à large bande passante à travers des câbles et des connecteurs compacts.
Interfaces MIPI	Connectent des caméras, des écrans et des processeurs.	Réduisent le nombre de broches, l'espace de routage et la puissance dans des dispositifs compacts.
JESD204	Connecte des convertisseurs de données avec des FPGAs ou des processeurs.	Prend en charge le transfert rapide de données des convertisseurs sur plusieurs voies série.
Fibre Channel	Connecte des serveurs et des réseaux de stockage.	Fournit une communication série haute vitesse fiable sur cuivre ou fibre.
CXL	Connecte des processeurs, de la mémoire et des accélérateurs.	Utilise des signaux série basés sur PCIe pour une communication entre dispositifs à haute vitesse.
UCIe	Connecte des chiplets à l'intérieur d'un même paquet.	Fournit des liens courts haute bande passante entre les dies.

SerDes vs Interfaces parallèles et autres interfaces série

Les interfaces parallèles transfèrent plusieurs bits en même temps sur des lignes de signal séparées, tandis que SerDes transfère des données de manière série sur une ou plusieurs voies haute vitesse. Le tableau ci-dessous compare leurs principales caractéristiques.

Caractéristique	SerDes	Interface parallèle
Lignes de signal	Utilise une ou plusieurs voies série haute vitesse.	Utilise plusieurs lignes de données plus des signaux d'horloge et de contrôle.
Débit de données	Haut débit sur moins de connexions.	Limité par la dérive de l'horloge et le timing du signal à grande vitesse.
Nombre de broches	Plus bas.	Plus élevé.
Routage PCB	Routage plus simple avec moins de pistes.	Plus complexe car de nombreuses pistes doivent être appariées.
Dérive d'horloge	Pas affecté par la dérive d'horloge parallèle.	La dérive d'horloge devient plus difficile à des vitesses plus élevées.
Distance de communication	Prend en charge des canaux plus longs.	Meilleur pour des distances courtes.
Consommation d'énergie	Souvent inférieure pour des liens à haute bande passante.	Peut augmenter à mesure que le nombre de lignes de signal croît.
Intégrité du signal	Mieux adapté pour la communication haute vitesse.	Plus affecté par la dérive, le couplage capacitif et le désalignement temporel.
Scalabilité	Facilement extensible en augmentant la vitesse des voies ou le nombre de voies.	L'expansion nécessite généralement des lignes de signal supplémentaires.

SerDes vs Autres technologies série

SerDes est souvent confondu avec d'autres technologies série. La comparaison suivante montre comment SerDes diffère de plusieurs termes et interfaces connexes.

Technologie	Différences
Interface de périphérique série (SPI)	SPI est un protocole de communication à faible vitesse. SerDes est une fonction de sérialisation et de désérialisation à haute vitesse utilisée par de nombreuses interfaces.
LVDS	LVDS est une norme de signalisation électrique différentielle. SerDes peut utiliser LVDS ou d'autres méthodes de signalisation, selon l'application.
PHY	Un PHY est le dispositif complet de la couche physique. SerDes est souvent un bloc fonctionnel à l'intérieur d'un PHY.
Transceiver	Un transceiver est un circuit complet de transmission et de réception. Un transceiver SerDes inclut des fonctions de sérialiseur et de désérialiseur ainsi que d'autres circuits.
PHY Ethernet	Un PHY Ethernet implémente la couche physique Ethernet et inclut souvent un ou plusieurs blocs SerDes, selon la norme Ethernet.

Tests, validation et dépannage de SerDes

La validation SerDes confirme que le lien répond à ses exigences électriques et fonctionnelles. Lorsqu'un problème survient, vous pouvez utiliser différentes mesures pour identifier la cause et vérifier la solution.

Tests de validation courants

Validation Test	Ce que cela vérifie
Test BER	Fiabilité du lien et taux d'erreur.
Test PRBS	Qualité du signal à l'aide de motifs de données connus.
Mesure de l'œil	Marges de tension et de timing.
Mesure du jitter	Stabilité de timing des signaux transmis et reçus.
Test de tolérance du récepteur	Fonctionnement du récepteur sous des conditions de signal dégradées.
Test de conformité de l'émetteur	La sortie de l'émetteur respecte les limites de spécification.
Test de boucle de retour	Fonctionnement correct de l'émetteur, du récepteur ou du lien complet.
Test de marge de canal	Tension restante et marge de timing avant que des erreurs ne se produisent.
Test de synchronisation des voies	Synchronisation correcte de plusieurs voies.
Conformité au protocole	Conformité à la norme de communication.
Tests d'interopérabilité	Compatibilité avec des appareils de différents vendeurs.
Tests de tension et de température	Fonctionnement stable sur toute la gamme de fonctionnement prise en charge.

Dépannage SerDes

Symptôme	Cause probable	Vérifier	Direction corrective
Le lien ne s'initialise pas	Problème d'horloge, de réinitialisation, d'alimentation ou de configuration	Vérifier les alimentations, horloges, réinitialisation et paramètres	Corriger la condition affectée
Le CDR ne se verrouille pas	Signal d'entrée faible ou instable	Vérifier l'ouverture de l'œil, le jitter et le niveau du signal	Améliorer la qualité du signal ou l'horloge
Taux de BER élevé	Perte, bruit, jitter ou mauvaise égalisation	Exécuter les tests BER, PRBS et de l'œil	Améliorer le canal ou l'égalisation
Œil étroit ou fermé	Réflexions, atténuation ou diaphonie	Mesurer la marge de l'œil et le jitter	Réduire les pertes et les discontinuités
Échec de l'alignement des voies	Skew excessif ou mappage incorrect	Vérifier le deskew et l'ordre des voies	Corriger la synchronisation ou la configuration des voies

Comment améliorer les performances du lien SerDes

Ajuster l'émetteur.

Régler l'amplitude de tension de sortie suffisamment élevée pour une transmission fiable, mais pas si élevée qu'elle augmente la consommation d'énergie ou les réflexions. Utiliser la pré-égalisation ou l'égalisation par rétroaction (FFE) pour réduire l'effet de la perte de canal.

Ajuster le récepteur.

Ajuster le CTLE pour restaurer les signaux haute fréquence affaiblis. Utiliser le DFE pour réduire les interférences entre les bits. L'égalisation adaptative peut mettre à jour automatiquement ces réglages lorsque les conditions de canal changent.

Améliorer la qualité de l'horloge et de l'alimentation.

Utiliser une horloge de référence stable et à faible jitter. Réduire le bruit de l'alimentation avec un filtrage approprié et un découplage autour du SerDes et des circuits d'horloge.

Améliorer le canal.

Corriger les problèmes d'impédance sur les traces, vias, connecteurs et condensateurs. Réduire les longueurs de stub via, utiliser des connecteurs et câbles appropriés, et raccourcir ou dérouter les canaux sujets à perte lorsque cela est possible.

Vérifier les réglages du lien.

Vérifier le mappage des voies, la polarité, l'égalisation et le taux de fonctionnement. Exécuter à nouveau l'entraînement du lien après avoir modifié le matériel ou les réglages.

Mesurer les résultats.

Vérifier le BER et la marge de l'œil après chaque changement. Conserver uniquement les ajustements qui améliorent clairement la fiabilité. Les réglages finaux doivent équilibrer performances, consommation d'énergie et stabilité thermique.